PCT

世界知的所有権機関 国際 事務 局 特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6 G09G 3/36, G02F 1/133

A1

(11) 国際公開番号

WO00/08625

(43) 国際公開日

2000年2月17日(17.02.00)

(21) 国際出願番号

PCT/JP99/04174

(22) 国際出願日

1999年8月2日(02.08.99)

(30) 優先権データ

特願平10/220737 特願平10/255849

1998年8月4日(04.08.98)

1998年9月9日(09.09.98)

04.08.98) JP 09.09.98) JP

(71) 出願人 (米国を除くすべての指定国について)

セイコーエプソン株式会社

(SEIKO EPSON CORPORATION)[JP/JP]

〒163-0811 東京都新宿区西新宿2丁目4番1号 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

石井 良(ISHII, Ryo)[JP/JP]

〒392-8502 長野県諏訪市大和3丁目3番5号

セイコーエプソン株式会社内 Nagano, (JP)

(74) 代理人

鈴木喜三郎,外(SUZUKI, Kisaburo et al.)

〒392-8502 長野県諏訪市大和3丁目3番5号

セイコーエプソン株式会社 知的財産部内 Nagano, (JP)

(81) 指定国 CN, JP, KR, US, 欧州特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)

添付公開書類


国際調査報告書

(54) Title: ELECTROOPTIC DEVICE AND ELECTRONIC DEVICE

(54)発明の名称 電気光学装置及び電子機器

(57) Abstract

A switching control circuit (109) switches the modes of a memory circuit (103) in a pixel driver circuit (101) for either writing the data signal from column data lines (115-d) or holding the written data signal depending on whether row scanning lines (110-n) and column scanning lines (112-m) are selected or not. A pixel driver (104) applies a first voltage at a first voltage signal line (118) or a second voltage at a second voltage signal line (119) to pixels (105) depending on the data signal held in the memory circuit (103). Images are displayed by the potential difference between a reference voltage applied to the opposing electrodes of opposing substrates and the first or second voltage.



102 ... SWITCHING CIRCUIT 109 ... SWITCHING CONTROL CIRCUIT

103 ... MEMORY CIRCUIT 111 ... ROW SCAN DRIVER

104 ... LCD PIXEL DRIVER 113 ... COLUMN SCAN DRIVER

(57)要約

行走査線(110一n)および列走査線(112一m)の選択、非選択の状態により、スイッチング制御回路(109)は、画素駆動回路(101)内のメモリ回路(103)に対して、列データ線(115一d)からのデータ信号の書き込みと、書き込まれたデータ信号の保持との切り替え制御を行う。前記メモリ回路(103)に保持されたデータ信号に従って、画素ドライバ(104)は、第1の電圧信号線(118)に供給される第1の電圧または第2の電圧信号線(119)に供給される第2の電圧を画素(105)に供給する。対向基板の対向電極には基準電圧が印加されており、前記第1の電圧または前記第2の電圧との電位差によって表示が行われる。

WO 00/08625 PCT/JP99/04174

明細書

電気光学装置及び電子機器

5 [技術分野]

本発明は、画素毎にメモリ回路と画素ドライバとからなる駆動回路を設け、メモリ回路に保持されたデータ信号によって画素の表示を制御する電気光学装置に関し、さらに、この電気光学装置を搭載したOA機器、携帯機器等の電子機器に関する。

10

15

25

[背景技術]

近年、携帯電話や携帯情報端末といった携帯機器等の情報表示デバイスとしては、電気光学装置の一例である液晶装置が特に用いられている。表示する情報の内容は、キャラクタ表示程度だったものから、一度に多くの情報を表示するためにドットマトリクス型の液晶パネルが用いられ、画素数も次第に多くなり高デューティとなってきた。

従来、上記のような携帯機器には表示デバイスとして単純マトリクス型液晶装置が用いられていたが、単純マトリクス型液晶装置ではマルチプレックス駆動を 行う際に走査線の選択信号として高デューティになるほど高い電圧が必要となり 20 、少しでも消費電力を減らしたいという要求の強いバッテリー駆動を行う携帯機 器においては大きな問題となっていた。

こうした問題を解決するために、液晶パネルを構成する一対の基板の一方を半 導体基板とし、半導体基板に図12に示すようなメモリ回路を画素毎に形成し、 メモリ回路の保持データに基づいて表示制御を行うスタティック駆動型液晶装置 が提案されている。以下、図12に基づいて従来のスタティック駆動型液晶装置 の動作について説明する。

走査線駆動回路用制御信号418により走査線駆動回路410が制御され、選択された走査線409-n(nは走査線の数を示す自然数)に選択信号(走査信

号)が出力される。同様に、データ線駆動回路用制御信号419によりデータ線 駆動回路413が制御され、選択されたデータ線対411-m、412-m(m はデータ線の数を示す自然数)に互いに逆位相(相補信号)となるようにデータ 信号が供給される。

走査線409-nとデータ線対411-m、412-mの交差点において、各線に接続された回路が画素を構成する。走査線409-nとデータ線対411-m、412-mに接続されたnチャンネルMOS構造のスイッチング回路401、402は、走査線409-nが選択されて選択信号が供給されると導通状態となり、データ線対411-m、412-mの相補のデータ信号をメモリ回路403に書き込む。ここでメモリ回路403は、2個のインバータを帰還接続した構成となっている。次に、走査線409-nを非選択電位にし、データ線対411-m、412-mをハイインピーダンスにすることにより、スイッチング回路401、402は非導通状態となり、メモリ回路403に書き込まれたデータ信号を保持する。

メモリ回路403内の第1のノードとその接続点の電位レベルの反転レベルに 15 ある第2のノードの電位レベルにより、2つのトランスミッションゲート回路か らなる液晶画素ドライバ404を制御する。第1のトランスミッションゲート回 路は第1の電圧信号線416に接続されて、メモリ回路403に保持されたデー タ信号のレベルに応じて導通し、第1の電圧414を画素電極406に印加する 。一方、第2のトランスミッションゲート回路は第2の電圧信号線417に接続 20 されて、メモリ回路403に保持されたデータ信号のレベルに応じて導通し、第 2の電圧415を画素電極406に印加する。具体的には、保持されたデータ信 号がHレベルの場合は液晶画素ドライバ404の、ノーマリーホワイト表示の場 合液晶層407をオン状態にさせる第1の電圧信号線416が導通状態となり、 液晶ドライバ404の第1のトランスミッションゲート回路を介して画素電極4 25 06に第1の電圧414が供給され、対向電極408に供給される基準電圧42 0との電位差により液晶画素 4 0 5 が黒表示状態となる。同様に、保持されたデ ータ信号がLレベルの場合は液晶層407をオフ状態にさせる第2の電圧信号線 417が導通状態となり、液晶ドライバ404の第2のトランスミッションゲート回路を介して第2の電圧415が供給され液晶画素405が白表示状態となる

このような構造とすることにより、電源電圧、第1、第2の電圧信号および基準電圧ともロジック電圧だけで駆動でき、かつ画面表示の書き換えが必要ない場合はメモリ回路のデータ保持機能により表示状態を保持できるのでリーク電流以外ほとんど電流が流れず、消費電力を低減することが出来た。

しかしながら、従来のスタティック駆動型液晶装置にあっては、データ線対の データ信号をデータ書き込み時には互いに逆位相の相補型信号とし、データ保持 10 時にはハイインピーダンスに制御しなければならず、データ線の制御が非常に煩 雑であり、回路構成も複雑となっていた。

[発明の開示]

20

25

本発明は以上のような課題を解決するものであり、本発明は消費電力が少なく 15 、簡単な制御方法および簡単な制御回路構成の電気光学装置を提供することを目 的とする。

本発明の電気光学装置は、基板に、互いに交差する複数の行走査線及び複数の列走査線と、前記列走査線に沿って配設された複数のデータ線と、電圧信号を供給する電圧信号線と、前記行走査線と前記列走査線の交差に対応して配置される複数の画素駆動回路とを有し、前記各画素駆動回路は、前記行走査線と前記列走査線の選択時には導通状態となり、前記行走査線と前記列走査線の少なくとも一方の非選択時には非導通状態となるスイッチング回路と、前記スイッチング回路が導通状態のときに前記データ線のデータ信号を取り込み、前記スイッチング回路が導通状態のときにデータ信号を保持するメモリ回路と、前記メモリ回路に保持されたデータ信号が第1レベルの場合は画素に前記電圧信号線から第1の前記電圧信号を出力し、第2レベルの場合は画素に前記電圧信号線から第2の前記電圧信号を出力する画素ドライバとを備えることを特徴とする。

以上の本発明の構成によれば、電源電圧、第1、第2の電圧信号および基準電

10

15

20

25

圧ともロジック電圧程度で駆動でき、かつ画面表示の書き換えが必要ない場合はメモリ回路のデータ保持機能により表示状態を保持できるのでほとんど電流が流れない。従って、液晶装置として比較すれば、従来の単純マトリクス型液晶装置に比べて消費電力が大幅に低減される。また、従来のスタティック駆動型液晶装置のようにデータ線対のデータ信号をデータ書き込み時には逆位相とし、データ保持時にはハイインピーダンスとするような煩雑な制御が必要なくなり、回路構成も簡単にできるという効果を有する。

さらに、上記本発明の電気光学装置においては、前記データ線毎に、前記列走 査線の選択時には対応するデータ線にデータ信号を取り込み、非選択時には前記 データ線のデータ信号を保持するラッチ回路を備えたことを特徴とする。この構 成によれば、入力データ線に寄生する容量が選択されたデータ線のみとなり、入 力データ線の信号の変化に伴う充放電電流が大幅に減り、消費電力が大幅に低減 されるという効果を有する。

さらに、上記本発明の電気光学装置においては、前記画素に配置した画素電極が光反射型の電極であって、前記画素電極下に電気的絶縁膜を介して前記画素駆動回路を配設したことを特徴とする。この構成によれば、1画素分の面積に占める画素駆動回路の面積によって画素の開口率が制限されていた従来の透明基板上にTFT (Thin Film Transistor)を形成したスタティック駆動型液晶装置に比べて、大幅に開口率が向上し、明るく読みやすい画面が得られるという効果を有する。

さらに、上記本発明の電気光学装置においては、前記行走査線と前記列走査線 の選択時には、導通制御信号を、前記行走査線と前記列走査線の少なくとも一方 が非導通時には非導通制御信号を前記スイッチング回路に出力する複数のスイッ チング制御回路を備え、前記スイッチング制御回路は複数の前記画素駆動回路に おける前記スイッチング回路を制御することを特徴とする。この構成によれば、 スイッチング制御回路を減らすことができ、かつ列走査線駆動回路の回路構成お よび制御も簡単にすることができる。また、短時間で画面全体の書き込み動作を 完了でき消費電力が低減できるという効果を有する。 さらに、上記本発明の電気光学装置においては、前記行走査線に行走査信号を 供給するための行走査線駆動回路と、前記列走査線に列走査信号を供給するため の列走査線駆動回路を備え、前記行走査線駆動回路と前記列走査線駆動回路の少 なくとも一方が、シフトレジスタ回路により構成されることを特徴とする。この 構成によれば、走査線駆動回路の回路構成および制御を単純化できるという効果 を有する。

さらに、上記本発明の電気光学装置は、前記行走査線に行走査信号を供給する ための行走査線駆動回路と、前記列走査線に列走査信号を供給するための列走査 線駆動回路を備え、前記行走査線駆動回路と前記列走査線駆動回路の少なくとも 一方が、各走査線の本数に応じたビット数のアドレス信号で、該当する走査線を 選択するデコーダ回路により構成されることを特徴とする。この構成によれば、 画面の一部分の表示だけを書き換えたい場合、目的とする画素のみの画素駆動回 路を制御してデータ信号を書き換えることが可能となり、消費電力を大幅に低減 することができるという効果を有する。

15 さらに、上記本発明の電気光学装置は、当該電気光学装置における回路素子構造がCMOS構造であることを特徴とする。この構成によれば、データ保持期間のリーク電流が無くなり消費電力をさらに低減することができるという効果を有する。

また、本発明の電子機器は、上記した本発明の電気光学装置を備えたことを特 20 徴とする。この構成によれば、バッテリー駆動をする際に従来の単純マトリクス 型液晶装置を用いた電子機器に比べて大幅な長寿命化を実現することができ、か つ従来のスタティック駆動型液晶装置に比べて簡便な制御方法および制御回路構 成にできるという効果を有する。

25 [図面の簡単な説明]

図1は本発明の第1の実施形態に基づく電気光学装置の画素及びその駆動回路などの要部を示すブロック図。

図2は本発明の第1の実施形態に基づく電気光学装置の駆動回路をCMOSト

ランジスタで構成した回路図。

図3は本発明の第2の実施形態に基づく電気光学装置の画素及びその駆動回路などの要部を示すプロック図。

図4は本発明の第2の実施形態に基づく電気光学装置の駆動回路をCMOSト 5 ランジスタで構成した回路図。

図5は本発明の第3の実施形態に基づく電気光学装置の画素及びその駆動回路などの要部を示すブロック図。

図6は本発明の第3の実施形態に基づく電気光学装置の駆動回路をCMOSトランジスタで構成した回路図。

10 図7は本発明の第4の実施形態に基づく電気光学装置の画素及びその駆動回路などの要部を示すブロック図。

図8は本発明の第4の実施形態に基づく電気光学装置の駆動回路をCMOSトランジスタで構成した回路図。

図9は本発明の第1乃至第4の実施形態に基づく電気光学装置の走査線駆動回 15 路をCMOSトランジスタ構成のシフトレジスタ回路で構成した回路図。

図10は本発明の第1乃至第4の実施形態に基づく電気光学装置の走査線駆動 回路をCMOSトランジスタ構成のデコーダ回路で構成した回路図。

図11は本発明の第5の実施形態に基づく電子機器を示す図。

図12は従来のスタティック駆動型液晶装置を示す図。

20 図13は液晶装置の平面図。

図14は図13の液晶装置における断面図。

(符号の説明)

101・・・液晶画素駆動回路

102・・・スイッチング回路

25 103・・・メモリ回路

104・・・液晶画素ドライバ

105・・・液晶画素

106・・・画素電極

	107・・・液晶層
•	108・・・対向電極
	109・・・スイッチング制御回路
	110・・・行走査線
5	111・・・行走査線駆動回路
	112・・・列走査線
	113・・・列走査線駆動回路
	114・・・入力データ線
-	115・・・列データ線
10	116・・・第1の電圧
	117・・・第2の電圧
	118・・・第1の電圧信号線
	119・・・第2の電圧信号線
	120・・・行走査線駆動回路用制御信号
15	121・・・列走査線駆動回路用制御信号
	122・・・基準電圧
	201・・・ラッチ回路
	301・・・表示部

[発明を実施するための最良の形態]

302・・・携帯電話

以下、本発明の実施形態を図面に基づいて説明する。

(第1の実施形態)

図1は、本発明の第1の実施形態の電気光学装置である液晶装置における画素 25 及びその駆動回路などの要部を示すブロック図である。図2は、図1の詳細な回 路図である。

図1において、画素領域には、行走査線110-n (nは行走査線の行を示す 自然数)と列走査線112-m (mは列走査線の列を示す自然数)がマトリクス

状に配置され、互いの走査線の交差点に各画素の駆動回路が構成される。また、 画素領域には列走査線112-mに沿って入力データ線114から分岐した列データ線115-d (dは列データ線の列を示す自然数)も配置される。画素領域の行側の周辺領域には行走査線駆動回路111が配置され、画素領域の列側の周辺領域には列走査線駆動回路113が配置される。

行走査線駆動回路用制御信号120により行走査線駆動回路111が制御され、選択された行走査線110-nには選択信号(走査信号)が出力される。選択されない行走査線は非選択電位に設定される。同様に、列走査線駆動回路用制御信号121により列走査線駆動回路113が制御され、選択された列走査線112-mに選択信号が出力され、非選択の列走査線は非選択電位に設定される。いずれの行走査線及びいずれの列走査線を選択するかは制御信号120,121により決められる。つまり、制御信号120,121は選択画素を指定するアドレス信号である。

選択された行走査線110-nと選択された列走査線112-mの交差点に対応してその近傍に配置されるスイッチング制御回路109は、両走査線の選択信号を受けてオン信号(導通制御信号)を出力し、行走査線110-nと列走査線112-mの少なくとも一方が非選択となるとオフ信号(非導通制御信号)を出力する。すなわち、選択された行走査線と列走査線の交差点に位置する画素のスイッチング制御回路109のみからオン信号が出力され、他のスイッチング制御回路109のみからオン信号が出力され、他のスイッチング制御回路109のオン、オフ信号により液晶画素駆動回路101を制御する。

次に、液晶画素駆動回路101の構成および動作を説明する。

スイッチング回路102はスイッチング制御回路109のオン信号により導通 状態となり、オフ信号により非導通状態となる。スイッチング回路102は導通 状態となると、そこに接続されている列データ線115-dのデータ信号をスイ ッチング回路102を介してメモリ回路103に書き込む。一方、スイッチング、 回路102はスイッチング制御回路109のオフ信号により非導通状態となりメ モリ回路103に書き込まれたデータ信号を保持する。

メモリ回路103に保持されたデータ信号は、画素毎に配置される液晶画素ドライバ104に供給される。液晶画素ドライバ104は供給されたデータ信号のレベルに応じて、第1の電圧信号線118に供給される第1の電圧116、又は第2の電圧信号線119に供給される第2の電圧117のいずれかを液晶画素105の画素電極106に供給する。本発明において、画素とは電気的に光変調や発光等の光学的な作用をなす電気光学材料、或いはそれに対して電気的な作用を与える画素毎の画素電極を指す。第1の電圧116は、液晶装置がノーマリーホワイト表示の場合に、液晶画素105を黒表示状態とする電圧であり、一方第2の電圧117は液晶画素105を白表示状態とする電圧である。

メモリ回路103に保持されたデータ信号がHレベルの場合は、液晶画素ドライバ104において、ノーマリーホワイト表示の場合液晶を黒表示させる第1の電圧信号線118に接続されるゲートが導通状態となり、画素電極106に第1の電圧116が供給され、対向電極108に供給される基準電圧122との電位差により液晶画素105が黒表示状態となる。同様に、保持されたデータ信号がLレベルの場合は、液晶画素ドライバ104において第2の電圧信号線119に接続されるゲートが導通状態となり、画素電極106に第2の電圧117が供給され液晶画素105が白表示状態となる。

以上の構成により、電源電圧、第1、第2の電圧信号および基準電圧ともロジック電圧程度で駆動でき、かつ画面表示の書き換えが必要ない場合はメモリ回路 20 のデータ保持機能により表示状態を保持できるのでほとんど電流が流れない。また、行と列の2つの走査線の選択信号の論理により画素への書き込みを制御する構成として、データ線の電位とは無関係に画素を制御できるようにしたので、従来のスタティック駆動型液晶装置のように2本のデータ線のデータ信号をデータ書き込み時には逆位相(相補データ信号)に設定して書き込み、データ保持時にはデータ線をハイインピーダンスとしてデータ線に接続されたトランジスタを非導通とするような煩雑な制御が必要なくなる。

なお、液晶画素105は、保持されたデータ信号に応じて液晶画素ドライバ1 04から出力された第1の電圧116或いは第2の電圧117のいずれか一方が

15

20

25

選択されて供給される画素電極106が画素毎に設けられ、この画素電極106と対向電極108との間に介在する液晶層107に両電極の電位差が印加され、この電位差に応じた液晶分子の配向変化に応じて黒表示状態(オン表示状態ともいう)もしくは白表示状態(オフ表示状態ともいう)となる。液晶装置は、半導体基板とガラス等の光透過性基板との間に液晶を封入して挟持し、半導体基板に、マトリクス状に画素電極を配置し、その画素電極の下方に上記液晶画素駆動回路、行走査線、列走査線、データ線、行走査線駆動回路、列走査線駆動回路などを形成する。半導体基板にはMOS構造の移動度の高い相補型のトランジスタが形成でき、且つ多層配線構造が容易にできるので、このトランジスタや多層配線を用いて上記各種回路を構成することができる。各画素は、画素電極106と、対向する光透過性基板の内面に形成された対向電極108との間に画素毎に電圧を印加して、その間に介在される画素毎の液晶層107に電圧供給し、液晶分子の配向を各画素毎に変化させる。

このとき、液晶画素105の画素電極106を、金属や誘電体多層膜等の光反射型の電極として構成し、液晶画素電極下の半導体基板に電気的絶縁膜を介して液晶画素駆動回路101を配設する構成とすれば、大幅に開口率が向上する。すなわち、従来では、透明基板上にTFTを用いて各液晶画素駆動回路が構成されており、光透過領域とはならない液晶画素駆動回路が1画素面積内に占める面積分によって液晶画素の開口率が制限されていたが、それに比べて本発明では画素電極と液晶画素駆動回路が積層構造となっており、液晶画素駆動回路の上に1画素の全面積にほぼ近い反射型画素電極を配置できるので、大幅に開口率が向上し、明るく読みやすい画面が得られる。

図1の列走査線駆動回路113は、図9に示すようなシフトレジスタ回路で構成することができる。図9において、正論理 (Hレベルがアクティブレベル)の走査信号121-1とクロック信号121-2の2信号からなる列走査線駆動回路用制御信号121が入力され、クロック信号121-2に同期して順次列走査線112-mを負論理 (Lレベルのときアクティブレベル)で選択することができる。すなわち、クロック信号121-2はCMOSトランジスタ構成のインバ

20

25

ータ113-6で反転された信号とともに、シフトレジスタ回路の制御信号として用いられ、走査信号121-1はクロック信号121-2の立ち上がりで初段のCMOSトランジスタ構成のクロックドインバータ113-1により取り込まれ、CMOSトランジスタ構成のインバータ113-3により反転され、クロック信号121-2の立ち下がりで2個のCMOSトランジスタ構成のクロックドインバータ113-2、113-4により、出力を帰還して走査信号を保持する動作と走査信号の次段への転送動作が行われ、順次走査信号が転送されていく。CMOSトランジスタ構成のNANDゲート回路113-5は2つの隣接段の出力の論理積を行い、選択信号を出力する。NANDゲート回路113-5は選択信号112-mと112-m+1の出力位相が互いに重ならないように設けられている。この構成によると、走査線は順次選択されることとなる。

同じく行走査線駆動回路111も、図9と同様なシフトレジスタ回路で構成すれば、2つの走査線駆動回路の回路構成および制御を単純化することができる。

また、列走査線駆動回路113は図10に示すような走査線の本数に応じたビット数 (AXO, /AXO, ~AX7, /AX7) のデコーダ回路で構成することができる。アドレス信号からなる列走査線駆動回路用制御信号121を入力するデコーダ回路構成とし、制御信号121をCMOSトランジスタ構成のNANDゲート回路113-7によりデコードして該当する列走査線112-mを選択し、選択信号を出力することができる。このような構成によると、アドレス信号に応じて任意の走査線に選択信号を出力することができ、各画素をランダムアクセスすることが可能となる。

同じく行走査線駆動回路 1 1 1 も、図 1 0 と同様なデコーダ回路で構成すれば、画面の一部分の表示だけを書き換えたい場合、目的とする画素のみの液晶画素駆動回路を制御してデータ信号を書き換えることが可能となる。本発明においては、各画素にはメモリ回路 1 0 3 が設けられており、スイッチング回路 1 0 2 が行と列の走査線の選択信号により導通されない限りは、メモリ回路 1 0 3 に書き込まれたデータ信号を保持するので、書き換えたい画素のみをアクセスして書き換えることが可能となる。

なお、図2に示すように本実施形態において、スイッチング制御回路109は CMOSトランジスタ構成のNORゲート回路109-1とCMOSトランジス タ構成のインバータ109-2の論理回路により構成することができる。NOR ゲート回路109-1は2入力とも負論理の選択信号が入力された時に正論理の オン信号を出力し、インバータ109-2により負論理のオン信号を出力する。 また、スイッチング回路102はCMOSトランジスタ構成のトランスミッショ ンゲート102-1により構成することができる。トランスミッションゲート1 02-1はスイッチング制御回路109のオン信号に基づいて導通して列データ 線115とメモリ回路103を繋ぎ、オフ信号に基づいて非導通となる。メモリ 回路103はCMOSトランジスタ構成のクロックドインバータ103-1とC 10 MOSトランジスタ構成のインバータ103-2を帰還接続した構成とすること ができる。データ信号はスイッチング制御回路109のオン信号によりスイッチ ング回路102からメモリ回路103に取り込まれ、インバータ103-2によ り反転され、スイッチング制御回路109のオフ信号により動作するクロックド インバータ103-1により出力を帰還してデータ信号を保持する。液晶画素ド 15 ライバ104は2個のCMOSトランジスタ構成のトランスミッションゲート1 04-1、104-2により構成することができる。メモリ回路103に保持さ れたデータ信号がHレベルの場合は、液晶画素ドライバ104において、ノーマ リーホワイト表示の場合液晶を黒表示させる第1の電圧信号線118に接続され るトランスミッションゲート104-1が導通状態となり、画素電極106に第 20 1の電圧116が供給され、対向電極108に供給される基準電圧122との電 位差により液晶画素105が黒表示状態となる。同様に、保持されたデータ信号 がLレベルの場合は、第2の電圧信号線119に接続されるトランスミッション ゲート104-2が導通状態となり、画素電極106に第2の電圧117が供給 され液晶画素105が白表示状態となる。 25

さらに、以上のように構成された液晶装置の全体構成を図13及び図14を参照して説明する。尚、図13は、液晶装置用基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図14は、対向基板20

を含めて示す図13のH-H'断面図である。

図13において、例えば半導体基板からなる液晶装置用基板10の上には、シ ール材52がその縁に沿って設けられており、その内側に並行して、画素領域の 周辺には非画素領域を囲む遮光膜(額縁)53が設けられている。シール材52 の外側の領域には、列走査線駆動回路113及び実装端子102が液晶装置用基 板10の一辺に沿って設けられており、行走査線駆動回路111が、この一辺に 隣接する2辺に沿って設けられている。行走査線110に供給される行走査信号 の遅延が問題にならないのならば、行走査線駆動回路111は片側だけでも良い 。また、対向基板20はガラス等の透明基板からなるものであって、対向基板2 0のコーナー部の少なくとも1箇所においては、液晶装置用基板10と対向基板 10 20との間で電気的導通をとるための導通材106が設けられている。対向基板 20は、シール材52により液晶装置用基板10に固着されている。そして、こ の一対の基板10、20により形成された間隙に、液晶107が封入されている 。液晶107は、ツイステッドネマチック(TN)型、垂直配向型、捩じれの無 い水平配向型、強誘電型等の双安定型、高分子分散型、等の種々の液晶を用いる 15 ことができる。図14において、106は、液晶装置用基板10上も画素領域に マトリクス状に配置された画素電極、22は対向基板20に形成されたブラック マトリクス(これは無くしても構わない)、108は対向基板20に形成された ITOからなる対向電極である。なお、液晶装置用基板20上に対向するように 画素電極106及び対向電極108を配置して、液晶107に横電界を印加する 20 ようにしてもよい。さらに、液晶装置用基板10は、半導体基板でなくとも、ガ ラス基板を用い、基板上に形成したシリコン層からなる薄膜トランジスタに基づ いて画素駆動回路を構成するようにして、本発明の電気光学装置を構成しても構 わない。

25 なお、以降の各実施形態においても、液晶装置の構成は、図13及び図14と 同様となる。

〔第2の実施形態〕

図3は、本発明の第2の実施形態の電気光学装置である液晶装置における画素 及びその駆動回路などの要部を示すブロック図であり、図4はその詳細な回路図 である。

ラッチ回路201は、列走査線112-mが選択時には、対応する列データ線 115-dに入力データ線114からデータ信号を取り込み、非選択時には列データ線115-dのデータ信号を保持する。

以上の構成により、入力データ線114に寄生する容量を、選択されているラッチ回路201に繋がった列データ線115の容量だけにすることができ、消費電力を大幅に低減できる。

なお、本実施形態は図4に示すとおり、第1の実施形態で示した図2の回路図に、ラッチ回路201を加えた構成となる。ラッチ回路201はCMOSトランジスタ構成のクロックドインバータ201-1、201-2とCMOSトランジスタ構成のインバータ201-3の論理回路により構成することができる。列走査線112-mの選択信号はCMOSトランジスタ構成のインバータ202で反転された信号とともに、ラッチ回路201の制御用信号として用いられる。入力で一タ線114から入力されたデータ信号は列走査線112-mの選択信号の立ち下がりで初段のクロックドインバータ201-1により取り込まれ、インバータ201-3により反転され、列走査線112-mの選択信号の立ち上がりでクロックドインバータ201-2により、出力を帰還してデータ信号を保持する動作が行われる。

25

10

〔第3の実施形態〕

図5は、本発明の第3の実施形態の電気光学装置である液晶装置の画素及びその駆動回路などの要部を示すブロック図である。図6はその詳細な回路図である

本実施形態は図5に示すとおり、同時入力データ信号を2ビットとした構成となる。本実施形態において特段説明しない構成は、第1の実施形態と同一な構成である。

5 画素領域には、行走査線110-n (nは行走査線の行を示す自然数)と列走査線112-m (mは列走査線の列を示す自然数)がマトリクス状に配置され、互いの走査線の交差点に各画素の駆動回路が構成される。また、画素領域には列走査線112-mに沿って、同時入力データビット数分の2本の入力データ線114から分岐した列データ線115-d (dは列データ線の列を示す自然数)も10 配置される。画素領域の行側の周辺領域には行走査線駆動回路111が配置され、画素領域の列側の周辺領域には列走査線駆動回路113が配置される。

行走査線駆動回路用制御信号120により行走査線駆動回路111が制御され、選択された行走査線110-nには選択信号が出力される。選択されない行走査線は非選択電位に設定される。同様に、列走査線駆動回路用制御信号121により列走査線駆動回路113が制御され、選択された列走査線112-mに選択信号が出力され、非選択の列走査線は非選択電位に設定される。いずれの行走査線及びいずれの列走査線を選択するかは制御信号120,121により決められる。つまり、制御信号120,121は選択画素を指定するアドレス信号である

20 選択された行走査線110-nと選択された列走査線112-mの交差点近傍に配置されるスイッチング制御回路109は、両走査線の選択信号を受けてオン信号を出力し、行走査線110-nと列走査線112-mの少なくとも一方が非選択となるとオフ信号を出力する。すなわち、選択された行走査線と列走査線の交差点に位置する画素のスイッチング制御回路109のみからオン信号が出力され、他のスイッチング制御回路からはオフ信号が出力される。本実施形態では、1個のスイッチング制御回路109のオン、オフ信号により2個の液晶画素駆動回路101を制御する。

次に、液晶画素駆動回路101の構成および動作を説明する。

15

25

スイッチング回路102はスイッチング制御回路109のオン信号により導通 状態となり、オフ信号により非導通状態となる。スイッチング回路102は導通 状態となると、そこに接続されている列データ線115-dのデータ信号をスイ ッチング回路102を介してメモリ回路103に書き込む。一方、スイッチング 回路102はスイッチング制御回路109のオフ信号により非導通状態となりメ モリ回路103に書き込まれたデータ信号を保持する。

メモリ回路103に保持されたデータ信号は、画素毎に配置される液晶画素ドライバ104に供給される。液晶画素ドライバ104は供給されたデータ信号のレベルに応じて、第1の電圧信号線118に供給される第1の電圧116、又は第2の電圧信号線119に供給される第2の電圧117のいずれかを液晶画素105の画素電極106に供給する。第1の電圧116は、液晶装置がノーマリーホワイト表示の場合に、液晶画素105を黒表示状態とする電圧であり、一方第2の電圧117は液晶画素105を白表示状態とする電圧である。

メモリ回路103に保持されたデータ信号がHレベルの場合は、液晶画素ドライバ104において、ノーマリーホワイト表示の場合液晶を黒表示させる第1の電圧信号線118に接続されるゲートが導通状態となり、画素電極106に第1の電圧116が供給され、対向電極108に供給される基準電圧122との電位差により液晶画素105が黒表示状態となる。同様に、保持されたデータ信号が Lレベルの場合は、液晶画素ドライバ104において第2の電圧信号線119に接続されるゲートが導通状態となり、画素電極106に第2の電圧117が供給され液晶画素105が白表示状態となる。

以上の構成により、電源電圧、第1、第2の電圧信号および基準電圧ともロジック電圧程度で駆動でき、かつ画面表示の書き換えが必要ない場合はメモリ回路のデータ保持機能により表示状態を保持できるのでほとんど電流が流れない。また、行と列の2つの走査線の選択信号の論理により画素への書き込みを制御する構成として、データ線の電位とは無関係に画素を制御できるようにしたので、従来のスタティック駆動型液晶装置のように2本のデータ線のデータ信号をデータ書き込み時には逆位相(相補データ信号)に設定して書き込み、データ保持時に

25

はデータ線をハイインピーダンスとしてデータ線に接続されたトランジスタを非 導通とするような煩雑な制御が必要なくなる。さらに、1つのスイッチング制御 回路109で2つの液晶画素駆動回路101を同時に制御する構成としたので、 スイッチング制御回路109を半分に減らすことができ、かつ列走査線駆動回路 113の回路構成も簡単にすることができる。

なお、液晶画素105は、保持されたデータ信号に応じて液晶画素ドライバ1 04から出力された第1の電圧116或いは第2の電圧117のいずれか一方が 選択されて供給される画素電極106が画素毎に設けられ、この画素電極106 と対向電極108との間に介在する液晶層107に両電極の電位差が印加され、 この電位差に応じた液晶分子の配向変化に応じて黒表示状態(オン表示状態とも 10 いう)もしくは白表示状態(オフ表示状態ともいう)となる。液晶装置は、半導 体基板とガラス等の光透過性基板との間に液晶を封入して挟持し、半導体基板に 、マトリクス状に画素電極を配置し、その画素電極の下方に上記液晶画素駆動回 路、行走査線、列走査線、データ線、行走査線駆動回路、列走査線駆動回路など を形成する。半導体基板にはMOS構造の移動度の高い相補型のトランジスタが 15 形成でき、且つ多層配線構造が容易にできるので、このトランジスタや多層配線 を用いて上記各種回路を構成することができる。各画素は、画素電極106と、 対向する光透過性基板の内面に形成された対向電極108との間に画素毎に電圧 を印加して、その間に介在される画素毎の液晶層107に電圧供給し、液晶分子 20 の配向を各画素毎に変化させる。

このとき、液晶画素105の画素電極106を、金属や誘電体多層膜等の光反射型の電極として構成し、液晶画素電極下の半導体基板に電気的絶縁膜を介して液晶画素駆動回路101を配設する構成とすれば、大幅に開口率が向上する。すなわち、従来では、透明基板上にTFTを用いて各液晶画素駆動回路が構成されており、光透過領域とはならない液晶画素駆動回路が1画素面積内に占める面積分によって液晶画素の開口率が制限されていたが、それに比べて本発明では画素電極と液晶画素駆動回路が積層構造となっており、液晶画素駆動回路の上に1画素の全面積にほぼ近い反射型画素電極を配置できるので、大幅に開口率が向上し

、明るく読みやすい画面が得られる。

図5の列走査線駆動回路113は、図9に示すようなシフトレジスタ回路で構 成することができる。図9において、正論理(Hレベルがアクティブレベル)の 走査信号121-1とクロック信号121-2の2信号からなる列走査線駆動回 路用制御信号121が入力され、クロック信号121-2に同期して順次列走査 5 線112-mを負論理(Lレベルのときアクティブレベル)で選択することがで きる。すなわち、クロック信号121-2はСMOSトランジスタ構成のインバ ータ113-6で反転された信号とともに、シフトレジスタ回路の制御信号とし て用いられ、走査信号121-1はクロック信号121-2の立ち上がりで初段 のCMOSトランジスタ構成のクロックドインバータ113-1により取り込ま 10 れ、СМОSトランジスタ構成のインバータ113-3により反転され、クロッ ク信号121-2の立ち下がりで2個のCMOSトランジスタ構成のクロックド - インバータ113-2、113-4により、出力を帰還して走査信号を保持する 動作と走査信号の次段への転送動作が行われ、順次走査信号が転送されていく。 CMOSトランジスタ構成のNANDゲート回路113-5は2つの隣接段の出 15 力の論理積を行い、選択信号を出力する。NANDゲート回路113-5は選択 信号112-mと112-m+1の出力位相が互いに重ならないように設けられ ている。この構成によると、走査線は順次選択されることとなる。

同じく行走査線駆動回路111も、図9と同様なシフトレジスタ回路で構成すれば、2つの走査線駆動回路の回路構成および制御を単純化することができる。また、列走査線駆動回路113は図10に示すような走査線の本数に応じたビット数(AXO, /AXO, ~AX7, /AX7)のデコーダ回路で構成することができる。アドレス信号からなる列走査線駆動回路用制御信号121を入力するデコーダ回路構成とし、制御信号121をCMOSトランジスタ構成のNANDゲート回路113-7によりデコードして該当する列走査線112-mを選択し、選択信号を出力することができる。このような構成によると、アドレス信号に応じて任意の走査線に選択信号を出力することができ、各画素をランダムアクセスすることが可能となる。

同じく行走査線駆動回路 1 1 1 も、図 1 0 と同様なデコーダ回路で構成すれば、画面の一部分の表示だけを書き換えたい場合、目的とする画素のみの液晶画素駆動回路を制御してデータ信号を書き換えることが可能となる。本発明においては、各画素にはメモリ回路 1 0 3 が設けられており、スイッチング回路 1 0 2 が行と列の走査線の選択信号により導通されない限りは、メモリ回路 1 0 3 に書き込まれたデータ信号を保持するので、書き換えたい画素のみをアクセスして書き換えることが可能となる。

10

15

20

なお、図6に示すように本実施形態において、スイッチング制御回路109は CMOSトランジスタ構成のNORゲート回路109-1とCMOSトランジス タ構成のインバータ109-2の論理回路により構成することができる。 NOR ゲート回路109-1は2入力とも負論理の選択信号が入力された時に正論理の オン信号を出力し、インバータ109-2により負論理のオン信号を出力する。 また、スイッチング回路102はCMOSトランジスタ構成のトランスミッショ ンゲート102-1により構成することができる。トランスミッションゲート1 02-1はスイッチング制御回路109のオン信号に基づいて導通して列データ 線115とメモリ回路103を繋ぎ、オフ信号に基づいて非導通となる。メモリ 回路103はСMOSトランジスタ構成のクロックドインバータ103-1とC MOSトランジスタ構成のインバータ103-2を帰還接続した構成とすること ができる。データ信号はスイッチング制御回路109のオン信号によりスイッチ ング回路102からメモリ回路103に取り込まれ、インバータ103-2によ り反転され、スイッチング制御回路109のオフ信号により動作するクロックド インバータ103-1により出力を帰還してデータ信号を保持する。液晶画素ド ライバ104は2個のCMOSトランジスタ構成のトランスミッションゲート1 04-1、104-2により構成することができる。メモリ回路 103に保持さ れたデータ信号がHレベルの場合は、液晶画素ドライバ104において、ノーマ リーホワイト表示の場合液晶を黒表示させる第1の電圧信号線118に接続され るトランスミッションゲート104-1が導通状態となり、画素電極106に第 1の電圧116が供給され、対向電極108に供給される基準電圧122との電 位差により液晶画素 105 が黒表示状態となる。同様に、保持されたデータ信号がLレベルの場合は、第2の電圧信号線 119 に接続されるトランスミッションゲート 104-2 が導通状態となり、画素電極 106 に第2の電圧 117 が供給され液晶画素 105 が白表示状態となる。

5 本実施形態では同時入力データ信号を2ビットとしたが、これに限定するものではない。例えば、カラー表示を行う際にRGB3色分のデータ信号を同時に入力するために、同時入力データ信号を3ビットとしても良い。

[第4の実施形態]

15

10 図7は、本発明の第4の実施形態の電気光学装置である液晶装置における画素 及びその駆動回路などの要部を示すブロック図である。図8はその詳細な回路図 である。

本実施形態は図7に示すとおり、第3の実施形態で示した図5のブロック図に、列データ線115が入力データ線114から分岐する点に配置されるラッチ回路201を加えた構成となる。本実施形態において特段説明しない構成は、第3の実施形態と同一な構成である。

ラッチ回路201は、列走査線112-mが選択時には対応する列データ線1 15-dに入力データ線114からデータ信号を取り込み、非選択時には列データ線115-dのデータ信号を保持する。

20 以上の構成により、入力データ線114に寄生する容量を、選択されているラッチ回路201に繋がった列データ線115の容量だけにすることができ、消費電力を大幅に低減できる。

なお、本実施形態は図8に示すとおり、第3の実施形態で示した図6の回路図に、ラッチ回路201を加えた構成となる。ラッチ回路201はCMOSトラン25 ジスタ構成のクロックドインバータ201-1、201-2とCMOSトランジ、スタ構成のインバータ201-3の論理回路により構成することができる。列走査線112-mの選択信号はCMOSトランジスタ構成のインバータ202で反転された信号とともに、ラッチ回路201の制御用信号として用いられる。入力

データ線114から入力されたデータ信号は列走査線112-mの選択信号の立ち下がりで初段のクロックドインバータ201-1により取り込まれ、インバータ201-3により反転され、列走査線112-mの選択信号の立ち上がりでクロックドインバータ201-2により、出力を帰還してデータ信号を保持する動作が行われる。

本実施形態では同時入力データ信号を2ビットとしたが、これに限定するものではない。例えば、カラー表示を行う際にRGB3色分のデータ信号を同時に入力するために、同時入力データ信号を3ビットとしても良い。

10 〔第5の実施形態〕

20

図11に、以上の第1乃至第4の実施形態による本発明の電気光学装置を携帯 電話に用いた例を示す。携帯電話302の表示部301として本発明の液晶装置 を用いた。

以上の構成により、バッテリー駆動をする際に従来の単純マトリクス型液晶装置を用いた電子機器に比べて大幅な長寿命化を実現することができ、かつ従来のスタティック駆動型液晶装置に比べて簡便な制御方法および制御回路構成にできる。

本実施形態では携帯電話を例にとったが、これに限定するものではない。例えば、本発明の電気光学装置は、時計、ページャー、プロジェクタといった各種電子機器にも適用できる。プロジェクタの場合は、本発明の電子光学装置を光変調装置として用いることになる。

なお、本発明の電気光学装置は、上述した各実施形態に限られるものではなく 、本願明細書の全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜 25 変更可能であり、そのような変更を伴なう電気光学装置もまた本発明の技術的範 囲に含まれるものである。

例えば、各実施形態においては、電気光学装置として液晶装置を用いて説明したが、画素を液晶画素に代えて、他の電気光学部材に置き換えた電気光学装置に

も適用できる。液晶装置以外の電気光学装置としては、各画素毎にミラーを配置してそのミラーの角度を画像信号に応じて可変するデジタル・マイクロミラー・デバイス (DMD) や、プラズマ・ディスプレイ・パネル (PDP),フィールド・エミッション・ディスプレイ (FED),エレクトロ・ルミネッセンス (E L)等の発光素子を各画素に備えた自発光型表示装置でもよい。但し、このような電気光学装置では、画素回路が形成された単一の基板のみで構成されることがあったり、半導体基板ではなくガラス基板を用いる場合があったりするが、このような構造であっても本発明を適用することは可能である。

請求の範囲

(1) 基板に、互いに交差する複数の行走査線及び複数の列走査線と、前記列 走査線に沿って配設された複数のデータ線と、電圧信号を供給する電圧信号線と 、前記行走査線と前記列走査線の交差に対応して配置される複数の画素駆動回路 とを有し、

前記各画素駆動回路は、

前記行走査線と前記列走査線の選択時には導通状態となり、前記行走査線と前記列走査線の少なくとも一方の非選択時には非導通状態となるスイッチング回路10 と、前記スイッチング回路が導通状態のときに前記データ線のデータ信号を取り込み、前記スイッチング回路が非導通状態のときにデータ信号を保持するメモリ回路と、前記メモリ回路に保持されたデータ信号が第1レベルの場合は画素に前記電圧信号線から第1の前記電圧信号を出力し、第2レベルの場合は画素に前記電圧信号線から第2の前記電圧信号を出力する画素ドライバとを備える

15 ことを特徴とする電気光学装置。

25

- (2) 前記データ線毎に、前記列走査線の選択時には対応するデータ線にデータ信号を取り込み、非選択時には前記データ線のデータ信号を保持するラッチ回路を備えたことを特徴とする請求項1記載の電気光学装置。
- (3) 前記画素に配置した画素電極が光反射型の電極であって、前記画素電極 20 下に電気的絶縁膜を介して前記画素駆動回路を配設したことを特徴とする請求項 1万至2のいずれかに記載の電気光学装置。
 - (4) 前記行走査線と前記列走査線の選択時には、導通制御信号を、前記行走査線と前記列走査線の少なくとも一方が非導通時には非導通制御信号を前記スイッチング回路に出力する複数のスイッチング制御回路を備え、前記スイッチング制御回路は複数の前記画素駆動回路における前記スイッチング回路を制御することを特徴とする請求項1万至3のいずれかに記載の電気光学装置。
 - (5) 前記行走査線に行走査信号を供給するための行走査線駆動回路と、前記

列走査線に列走査信号を供給するための列走査線駆動回路を備え、前記行走査線 駆動回路と前記列走査線駆動回路の少なくとも一方が、シフトレジスタ回路によ り構成されることを特徴とする請求項1乃至4のいずれかに記載の電気光学装置

- 5 (6) 前記行走査線に行走査信号を供給するための行走査線駆動回路と、前記列走査線に列走査信号を供給するための列走査線駆動回路を備え、前記行走査線 駆動回路と前記列走査線駆動回路の少なくとも一方が、走査線の本数に応じたビット数のアドレス信号で、該当する走査線を選択するデコーダ回路により構成されることを特徴とする請求項1乃至4のいずれかに記載の電気光学装置。
- 10 (7) 前記電気光学装置の回路素子構造がCMOS構造であることを特徴とする請求項1万至6のいずれかに記載の電気光学装置。
 - (8) 請求項1乃至7のいずれかに記載の電気光学装置を備えたことを特徴とする電子機器。

Fig. 1







Fig. 2




3/13 Fig. 3




4/13 Fig. 4



5/13 Fig. 5




6/13 Fig. 6



7/13

Fig. 7



8/13 Fig. 8




Fig. 9




Fig. 10




Fig. 11




Fig. 12





Fig. 13



NTERNATIONAL SEARCH REPORT

International application No.
PCT/JP99/04174

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁶ G09G3/36, G02F1/133						
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS	SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.C1 G09G3/36, G02F1/133						
Jitsu Kokai	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho 1994-1999 Kokai Jitsuyo Shinan Koho 1971-1999 Jitsuyo Shinan Toroku Koho 1996-1999					
Electronic d	ata base consulted during the international search (nam	e of data base and, where practicable, se	arch terms used)			
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.			
A	JP, 59-65879, A (Suwa Seikos 14 April, 1984 (14. 04. 99), Reference as a whole; Figs. 3		1-8			
A	<pre>JP, 6-102530, A (Sharp Corp. 15 April, 1994 (15. 04. 94), Reference as a whole; Figs.</pre>	1-8				
A	JP, 8-194205, A (Toshiba Corp.), 30 July, 1996 (30. 07. 96), Reference as a whole ; Figs. 1 to 10 (Family: none)		1-8			
P, A	JP, 10-228012, A (NEC Niigat 25 August, 1998 (25. 08. 98) Claim 6 ; Fig. 6 (Family: no	1-8				
Furth	ler documents are listed in the continuation of Box C.	See patent family annex.	 			
* Special categories of cited documents: A document defining the general state of the art which is not considered to be of particular relevance considered to be of particular relevance artiler document but published on or after the international filing date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered novel or cannot be considered to evaluate relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive stern when the document is taken alone document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "C" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "C" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "C" document published after the international filing date or priori date and not in conflict with the application but cited to understand document of particular relevance; the claimed invention cannot be considered novel or cannot be considered novel or cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combinate being obvious to a person skilled in the art document member of the same patent family Date of the actual completion of the international search 4 October, 1999 (04. 10. 99)						
Name and	mailing address of the ISA/ anese Patent Office	Authorized officer				
Faccimile No.		Telephone No.				

Form PCT/ISA/210 (second sheet) (July 1992)

国際出願番号 PCT/JP99/04174

A. 発明の原	国する分野の分類(国際特許分類(!PC))		
I	nt. Cl. G09G3/36, G02F1/1	3 3	
B. 調査を行			
調査を行った最	b小限資料(国際特許分類(IPC))		
I	nt. Cl. G09G3/36, G02F1/1	3 3	
	トの資料で調査を行った分野に含まれるもの		
	日本国実用新案公報 1928-1996年 日本国公開実用新案公報 1971-1999年		
-	日本国登録実用新案公報 1994-1999年 日本国実用新案登録公報 1996-1999年		
国際調査で使用	用した電子データベース(データベースの名称、	調査に使用した用語)	
	5と認められる文献		関連する
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連すると	きは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP, 59-65879, A (株式会 14.4月, 1984 (14.04 明細書全体、第3図~第13図 (2	4.99)	1-8
			1.0
A	JP,6−102530,A(シャ− 15.4月.1994(15.04 明細書全体、図1~図5(ファミ)	4. 94)	1-8
A	JP, 8-194205, A (株式会 30. 7月. 1996 (30. 0 明細書全体、図1〜図10 (ファ	会社東 芝) 7. 96) ミリーなし)	1-8
x C欄の続き	さにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。
もの 「E」国際出願 以後にな 「L」優先権 日若しく 文献(明 「O」口頭によ	のカテゴリー 連のある文献ではなく、一般的技術水準を示す 項目前の出願または特許であるが、国際出願日 公表されたもの 主張に疑義を提起する文献又は他の文献の発行 くは他の特別な理由を確立するために引用する 理由を付す) よる開示、使用、展示等に言及する文献 質日前で、かつ優先権の主張の基礎となる出願	の日の後に公表された文献 「丁」国際出願日又は優先日後に公表されて出願と矛盾するものではなく、論の理解のために引用するもの「X」特に関連のある文献であって、当の新規性又は進歩性がないと考え「Y」特に関連のある文献であって、当上の文献との、当業者にとって追歩性がないと考えられる「&」同一パテントファミリー文献	発明の原理又は理 当該文献のみで発明 さられるもの 当該文献と他の1以 当明である組合せに
国際調査を完了した日 04.10.99		国際調査報告の発送日 19.1	0. 99
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP)		特許庁審査官(権限のある職員) 小川 浩史	2 G 9 1 1 4
郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		電話番号 03-3581-1101	内線 3226

国際調査報告

国際出願番号 PCT/JP99/04174

C (続き). 関連すると認められる文献					
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号			
P, A	JP, 10-228012, A (新潟日本電気株式会社) 25.8月、1998 (25.08.98) 請求項6、図6 (ファミリーなし)	1-8			
		·			
,					